问卷标题
您好,感谢您能抽出宝贵的时间来参与此次调查问卷!
您的数字前端设计基础是 (多选)
数字逻辑基础
数字集成电路设计
verilog程序设计
已从事数字前端相关工作
其他
您认为曾缺课的原因是(多选)
和工作有冲突
和假期旅游有冲突
连续有课程未能听懂
时间安排不合理
其他
整体上课接受程度如何
大部分知识能吸收
能听懂超过50%
能听懂不到50%
大部分听不懂
您希望完成一次作业花费的时间大概是
1-3小时 快速熟悉并完成
3-5小时
5小时 深入思考,加深理解
您认为曾缺作业的原因是(多选)
和工作、假期有冲突
作业难度过高
作业工作量过大、花费时间过长
时间安排不合理
其他