PCB布局培训之高速电路设计

姓名
    ____________
部门
    ____________
级别
    ____________
FT2000-4支持:
DDR2
DDR3
DDR4
QDR
USB 3.0 的最高速率:
480Mbps
5Gbps
10Gbps
800Mbps
AC耦合电容摆放正确的:
PCIE靠近接收端放置
SRIO靠近接收端放置
PCIE靠近发送端放置
SRIO靠近发送端放置
母板有速率为6Gbps的高速信号链路长度为290mm,高速板材的优先选:
TU752
TU662
M6
TU872
提交项目评审再做决定
电源平面设置:
优先采用G-V-V-G分割低压核心电源
平面采用可加厚层叠可采用阴阳铜
叠层最中间的两个平面层可采用厚铜,其中至少一层做平面层分割芯片核心电源
高速信号参考完整的电源平面,不跨分割,保证阻抗完整
高速差分阻抗优化处理的是:
高速链路的过孔、插装盘所有层做反焊盘
AC电容焊盘相邻层掏空,隔层参考
器件表贴焊盘相邻层掏空,隔层参考
高速电路注意点:
AC耦合电容根据网络连接情况选择顶层还是底层,优先满足X4信号组可以通过表层直连
表层同一差分阻抗值多算一种小线宽/距,以便直连进1.0bga
在板厚允许的情况下采用阴阳铜叠层,核心电源优先分割选择G-V 层
平面分割时电源交错时优先关注核心电源,其他电源(例如1.8V,2.5V,3.3V)能舍就舍在信号层铺铜补疤
输入28V,12V,5V铺铜分割避开高速信号
高速差分走线处理方式:
加伴地孔
圆弧
X4,X8同组同层,收发不同层
走线两边参考完整地平面
选层控制STUB长度
DDR3地址的上拉电阻靠近第一片ddr放置;
判断发送端和接收端时是取决于信号网络名(TX或者RX)
处理电源时相邻层电源平面间压差不超过3V
信号速率≥6.25Gbps时信号考虑STUB长度,超过stub分支要求时考虑背钻

15题 | 被引用0次

使用此模板创建