芯片后端设计工程师水平测试

花几分钟的时间,测试一下你的真实水平吧!看你是否达到芯片后端工程师入门水平,现在我们就马上开始吧!
姓名
    ____________
手机
    ____________
1、简述后端设计流程 【单选题】
A.init - floorplan - power plan - place_opt - cts - postcts opt - route - postroute opt - signoff
B.init - floorplan - power plan -cts - place_opt - postcts opt - route - postroute opt - signoff
C.init - floorplan - power plan - place_opt - cts - postcts opt - signoff - route - postroute opt -
D.init - floorplan - power plan - place_opt - route - postroute opt -cts - postcts opt - signoff
2、technology file 包含哪些内容 【多选题】
A.时序信息
B.绕线层宽度,厚度,间距等物理规则信息
C.通孔物理规则信息
D.功耗信息
3、设计边缘和IP边缘要加入什么单元 【单选题】
A.welltap
B.Filler
C.endcap
D.decap
4、welltap的功能是什么 【单选题】
A.避免临近效应
B.避免闩锁效应
C.保护Nwell
D.保护Pwell
5、power mesh 有哪些部分组成 【多选题】
A.Power ring
B.Power Stripe
C.Power Rail
D.Power Switch
6、什么是 HVT、RVT、LVT单元 【单选题】
A.HVT:high voltage cell,RVT:regular voltage cell,LVT:low voltage cell
B.HVT:high voltage threshold,RVT:regular voltage threshold,LVT:low voltage threshold
7、HVT、RVT、LVT单元延时、漏电功耗排序 【单选题】
A.延时:HVTRVTLVT; 漏电功耗:LVTRVTHVT
B.延时:HVTRVTLVT; 漏电功耗:LVTRVTHVT
8、 liberty 文件包含哪些内容 【多选题】
A.标准单元特定PVT下的时序、功耗信息
B.宏单元在特定PVT下的时序、功耗信息
C.绕线规则信息
D.时序约束信息
9、后端设计用什么文件描述芯片时序约束 【单选题】
A.SDC
B.UPF
C.CPF
D.Timing Libarary
10、什么是WNS、TNS 【多选题】
A.WNS:worst number of slack
B.WNS:worst negtive slack
C.TNS:total negtive slack
D.TNS:total number of slack
11、如何优化降低时序路径延时 【多选题】
A.长线上插入buffer
B.增大路径上单元尺寸
C.将路径上单元换为LVT单元
D.用高层线绕线
12、什么是DRV(Design rule violation) 【多选题】
A.max transition
B.max capsitance
C.max length
D.max design violation
13、芯片绕线后时序一般会变差,主要原因是什么 【单选题】
A.SI 影响
B.功耗影响
C.电阻影响
D.电容影响
14、什么是OCV,AOCV,SOCV 【多选题】
A.on chip variation
B.advanced on chip variation
C.statistical on chip variation
D.adaptiveon chip variation
15、时钟网络一般包含哪些标准单元 【多选题】
A.Buffer
B.Inverter
C.Clock Gating
D.Mux
16、什么是 global skew ,什么是local skew 【多选题】
A.global skew:时钟网络中时钟延时最大和最小的reg的时钟延时差
B.local skew:有时需检查的reg之间时钟延时的差
C.local skew:局部时钟网络的时钟skew
D.global skew:所有时钟的时钟skew
17、为什么要将时钟延迟(clock latency)尽量做短 【单选题】
A.降低OCV影响
B.降低功耗
C.降低面积
D.降低slew
18、如何增大CPPR 【单选题】
A.时钟路径common path尽量短
B.时钟路径common path尽量长
C.时钟slew尽量大
D.时钟slew尽量小
19、时钟网络绕线一般要满足哪些要求 【多选题】
A.高层金属
B.宽度、线间距更大(NDR rule)
C.绕线屏蔽
D.尽量长
20、芯片功耗组成部分 【多选题】
A.leakage power
B.internal power
C.switching power
D.net power
21、以下哪种功耗与信号反转率相关 【多选题】
A.internal power
B.switching power
C.leakage power
D.cell power
22、为什么电压降(IR drop)要在一定范围内 【单选题】
A.电压降过大会影响芯片使用寿命
B.电压降过大会影响芯片功耗
C.电压降过大会影响芯片中单元的时序特性
D.电压降过大会影响芯片散热
23、如何修复动态电压降 【单选题】
A.插入welltap单元
B.插入decap单元
C.插入endcap单元
D.插入buffer单元
24、芯片物理验证一般检查哪些内容 【多选题】
A.DRC
B.LVS
C.DRV
D.DFM
25、Seal ring的作用什么 【单选题】
A.防止芯片在制造过程中受热膨胀
B.防止芯片在切割的时候受到机械损伤
C.防止芯片在研磨的时候受到机械损伤
D.防止芯片在制造过程中的天线效应

27题 | 被引用1次

使用此模板创建